半導体の高性能化、高集積化に対応して、接続端子の狭ピッチ化、微細化にパッドピッチもより狭ピッチとなる。さらに、ホールの小径化、高アスペクト比化（＊アスペクト比：ホール径と深さの比。高いほど加工が難しい）を進める必要がある。
このような要求にこたえるため、パッケージ基板、インターポーザにも応力や圧力、熱などのストレスに対する耐性が求められるようになってきた。また2.5Ｄ／3Ｄパッケージという新しいパッケージ構造では、基板上に配線するための再配線層（RDL）、複数のチップを搭載するためのインターポーザにおいて、より微細なパターン形成を可能にするため、前述の性能に加えて、なめらかで欠陥のない表面が求められるようになってきた。新しい基板材料、特に基板の特性を左右する基板コアとしてガラス基板の採用が期待されている。第1回としてガラスコア基板の概要をまとめる。

 

１.新しいパッケージ構造

　ガラスコア基板は、先端パッケージの高性能化を進めるために重要な技術となる。チップ構造の微細化の限界を超えるため、多くの機能を１チップに集積するのではなく、機能ごとに最適なプロセス技術で製造された個別チップ（チップレット）を実装技術で集積することで、高集積化、多機能化、高性能化を実現するチップレット集積を実現するための先端的な新しいパッケージ構造が注目を集めている。

 

　先端パッケージング構造としては、Si、有機膜、ガラスなどをベースとするインターポーザ上にチップを配置、そのインターポーザをパッケージ基板に接続する2.xD構造とチップを直接、チップやウェーハ上に積層する3Dパッケージ構造がある。チップレット集積技術は、チップレットを縦方向に積層、チップレット間をシリコン貫通電極（TSV）で接続する3D構造とチップレットを水平に配置する2.xD構造がある。

 

　2.xD構造には配線基板（インターポーザ）上に配置、インターポーザをパッケージ基板に実装するタイプ、チップレットをブリッジという小型配線基板で接続し、基板やインターポーザに実装するタイプなどがある。インタポーザにもシリコンベース、有機樹脂ペースなどのいくつかの種類があるが、総称として2.xD構造としている。

 

 

2.ガラスコア基板の特性

 

　しかし、従来の有機樹脂ICサブストレートでは、大型化に伴う寸法安定性、熱膨張係数、剛性、放熱性能といった問題があり、次世代の高性能・高密度アプリケーションへの対応が難しくなってくる。

 

　チップレットは大型化、微細化にともない、動作する際には発熱し、Siと基板材料のCTEの違いが原因となって大きな歪みが発生するため信頼性を損なう可能性がある。ガラス基板ならば、熱伝導性が高いため、発熱量の多いデバイスを搭載しても、有機樹脂基板よりも効率的に放熱できる。このため、生じる歪みの量を半減し、信頼性を高めることが容易だ。

 

　さらに平坦性も高くなる。配線やビアのさらなる微細化や高密度化を可能にする。Intelでは、L/Sと貫通ビアの径を微細化し、配線密度を約10倍に向上できるとしている。これにより、コア基板上に形成する再配線層（RDL）の層数の削減やパッケージサイズの小型化や、パッケージ内に搭載するチップレットの数を増やすことができ、バンプのピッチも高密度化し、ダイの面積の縮小や配線密度の向上も可能になる。加えて、ガラスは、樹脂よりも物性面で誘電率など電気的特性に優れる。耐環境性も高く、厳しい条件下でも長期間安定した性能を発揮することができる。

　電気特性として、ガラスコア基板は高い絶縁性と高速通信への適応絶縁性が高く、クロストークや電磁ノイズの影響が少ないため、高速通信や高周波信号の伝送に適している。このため、より高速な信号の伝送が可能になる。同一パッケージ内に高密度配線が可能であり、なおかつ高速動作する回路をより多く搭載できるようになり、チップレットを活用したチップのさらなる高性能化が期待できる。

 

 

インターポーザへのガラス基板の応用

 

　今後はパッケージ基板だけでなく、2.5D、3D構造で使用されるチップレットを搭載するための 今後の高性能化が進むAI向けの高機能半導体では、チップを機能ごとに分割するチップレット構造の採用が進み2.5Ｄ、3D構造の導入が進められる。さらに性能向上のためチップレットとなるダイの大型化とダイ数の増加が見込まれる。インタポーザ基板への応用、ガラスコア基板／インターポーザの業界状況、開発状況については、次回以降にまとめていく。

 

 

柴田浩一

 

 

関連記事